C API for PYNQでDMAをする PYNQでFPGAとOS上のアプリケーション通信間で高速に通信するにはDMAが有効です。前回の記事でも述べたようにPythonのスレッド間通信は低速なのでFPGA側からDMAで送られてきたデータを処理しようとすると速度不足になりやすいです…

PYNQの問題点 FPGAのDMA転送やレジスタ書き込みがPythonから行えるPYNQは通常のFPGA開発と比較してデバッグが非常に容易になり、プログラミングも楽になる素晴らしい環境です。めんどくさいレジスタの設定も自動でやってくれます。 ただ、Pythonというのは諸…

HDL (SystemVerilog/Verilog/VHDL/Chisel/etc.) Advent Calendar 2021 12月14日 Veriloggenとは VeriloggenはPythonでVerilogを組み立てる内部DSLです。スレッドの合成やステートマシンのようなリッチな機能も持っていますが、Chiselとの最大違いはVerilogと…