命令デコーダって難しい CPUをVerilogで生成していたところ、命令デコーダの生成で作ったIf文にラッチができてしまいました。 オペランドがそのままCase文でマルチプレクサなどの制御に使える単純なアーキテクチャであれば気にする必要はありませんが、RISC-…